工具之家 > 现代电子技术 > 一种基于CMOS亚阈值设计的低失调基准电路

一种基于CMOS亚阈值设计的低失调基准电路

发布时间:2018-10-10 02:15:02 文章来源:工具之家    

 推荐工具:金融理财app工具实用工具

苑乔 邹光南 张胜辉

摘 要: 基于工作在亚阈值区域的PMOS管,提出一种叠加结构的低失调带隙基准电路。该方法将传统基准电路中倍乘的失调电压转变为均方根的形式,有效降低了基准电路的失调电压。仿真表明该基准电路的输出电压为1.07 V,[3σ]范围内的失调电压为6.69 mV,温度特性为21.3 ppm/℃,PSRR为-56 dB。该电路在TSMC18工艺下成功流片。

关键词: 亚阈值; 叠加结构; 基准电路; 失调电压

中图分类号: TN45?34 文献标识码: A 文章编号: 1004?373X(2014)05?0149?03

0 引 言

基准电路是集成电路中的重要组成模块,可以为系统提供精确的基准电压和基准电流。利用三级管可以实现精确的基准电路,其准确度主要来源于硅的带隙电压,它的温度系数 [1]可以减小到ppm/℃。

4 结 论

本文在分析传统基准电路失调电源来源的基础上,提出了一种基于工作在亚阈值区域的MOS管的叠加结构电路,有效地降低了传统电路的失调电压。由表1可见,在其他各方面指标改变较少的情况下,本电路能够有效地降低失调电压。

参考文献

[1] SANSEN W M C. Analog design essentials [M].北京:清华大学出版社,2008.

[2] ALLEN P E, HOLBERG D R. CMOS analog circuit design [M]. USA: Oxford University Press, 2005.

[3] 常云峰.一种能够精确检测高于带隙基准电压的上电复位电路[J].集成电路设计,2012(4):38?40.

[4] RAZAVI B. Design of analog CMOS integrated circuits [M]. 西安:西安交通大学出版社,2003.

[5] GRAY P R, MEYER R G. Analysis and design of analog integrated circuits [M]. New York: Wiley, 2001.

[6] BLAUSCHILD R A, TUCCI P, MULLER R S, et al. A new NMOS temperature?stable voltage reference [J]. IEEE Journal of Solid?State Circuits, 1978, 13(6): 767?774.

[7] TISIVIDIS Y P, ULMER R W. A CMOS voltage reference [J]. IEEE Journal of Solid?State Circuits, 1978, 13(6): 774?778.

摘 要: 基于工作在亚阈值区域的PMOS管,提出一种叠加结构的低失调带隙基准电路。该方法将传统基准电路中倍乘的失调电压转变为均方根的形式,有效降低了基准电路的失调电压。仿真表明该基准电路的输出电压为1.07 V,[3σ]范围内的失调电压为6.69 mV,温度特性为21.3 ppm/℃,PSRR为-56 dB。该电路在TSMC18工艺下成功流片。

关键词: 亚阈值; 叠加结构; 基准电路; 失调电压

中图分类号: TN45?34 文献标识码: A 文章编号: 1004?373X(2014)05?0149?03

0 引 言

基准电路是集成电路中的重要组成模块,可以为系统提供精确的基准电压和基准电流。利用三级管可以实现精确的基准电路,其准确度主要来源于硅的带隙电压,它的温度系数 [1]可以减小到ppm/℃。

4 结 论

本文在分析传统基准电路失调电源来源的基础上,提出了一种基于工作在亚阈值区域的MOS管的叠加结构电路,有效地降低了传统电路的失调电压。由表1可见,在其他各方面指标改变较少的情况下,本电路能够有效地降低失调电压。

参考文献

[1] SANSEN W M C. Analog design essentials [M].北京:清华大学出版社,2008.

[2] ALLEN P E, HOLBERG D R. CMOS analog circuit design [M]. USA: Oxford University Press, 2005.

[3] 常云峰.一种能够精确检测高于带隙基准电压的上电复位电路[J].集成电路设计,2012(4):38?40.

[4] RAZAVI B. Design of analog CMOS integrated circuits [M]. 西安:西安交通大学出版社,2003.

[5] GRAY P R, MEYER R G. Analysis and design of analog integrated circuits [M]. New York: Wiley, 2001.

[6] BLAUSCHILD R A, TUCCI P, MULLER R S, et al. A new NMOS temperature?stable voltage reference [J]. IEEE Journal of Solid?State Circuits, 1978, 13(6): 767?774.

[7] TISIVIDIS Y P, ULMER R W. A CMOS voltage reference [J]. IEEE Journal of Solid?State Circuits, 1978, 13(6): 774?778.

摘 要: 基于工作在亚阈值区域的PMOS管,提出一种叠加结构的低失调带隙基准电路。该方法将传统基准电路中倍乘的失调电压转变为均方根的形式,有效降低了基准电路的失调电压。仿真表明该基准电路的输出电压为1.07 V,[3σ]范围内的失调电压为6.69 mV,温度特性为21.3 ppm/℃,PSRR为-56 dB。该电路在TSMC18工艺下成功流片。

关键词: 亚阈值; 叠加结构; 基准电路; 失调电压

中图分类号: TN45?34 文献标识码: A 文章编号: 1004?373X(2014)05?0149?03

0 引 言

基准电路是集成电路中的重要组成模块,可以为系统提供精确的基准电压和基准电流。利用三级管可以实现精确的基准电路,其准确度主要来源于硅的带隙电压,它的温度系数 [1]可以减小到ppm/℃。

4 结 论

本文在分析传统基准电路失调电源来源的基础上,提出了一种基于工作在亚阈值区域的MOS管的叠加结构电路,有效地降低了传统电路的失调电压。由表1可见,在其他各方面指标改变较少的情况下,本电路能够有效地降低失调电压。

参考文献

[1] SANSEN W M C. Analog design essentials [M].北京:清华大学出版社,2008.

[2] ALLEN P E, HOLBERG D R. CMOS analog circuit design [M]. USA: Oxford University Press, 2005.

[3] 常云峰.一种能够精确检测高于带隙基准电压的上电复位电路[J].集成电路设计,2012(4):38?40.

[4] RAZAVI B. Design of analog CMOS integrated circuits [M]. 西安:西安交通大学出版社,2003.

[5] GRAY P R, MEYER R G. Analysis and design of analog integrated circuits [M]. New York: Wiley, 2001.

[6] BLAUSCHILD R A, TUCCI P, MULLER R S, et al. A new NMOS temperature?stable voltage reference [J]. IEEE Journal of Solid?State Circuits, 1978, 13(6): 767?774.

[7] TISIVIDIS Y P, ULMER R W. A CMOS voltage reference [J]. IEEE Journal of Solid?State Circuits, 1978, 13(6): 774?778.

现代电子技术 2014年5期

现代电子技术的其它文章 物联网技术在LED老化库的应用 基于LED的校园照明节能控制系统 基于STC12C5A60S2多功能通信开发板设计 SR2X系列飞机电源系统的使用维护实践 基于51单片机量程自动转换系统设计 高超声速磁流体数值模拟研究
转载请注明来源。原文地址:https://www.5420.com.cn/view/2018/1010/5262/
 与本篇相关的热门内容: